昨天质疑碳化硅的文章，引起激烈争论。很多人搬出各种大公司高管的论调，说你看你看，XX公司都说了，我们都进入TSMC了，马上Cowos上硅中间层都不用了，要用碳化硅衬底做中间层了。
你算老几，居然敢质疑行业大公司？不好意思，我ENTP，就是敢于质疑权威，打破一切。
一句话，要聊技术细节，笔者非常欢迎，我们共同探讨；你要人身攻击，我也让你看看什么叫十年祖安文科状元的实力。
本文之中，我将从商业逻辑和技术逻辑两个方面结合到一起告诉各位，现在碳化硅替代硅在cowos上作为中间层，有多难！
01
Cowos是什么？
Cowos的全称叫Chip on wafer on
Substrate，作为TSMC的先进封装技术大军中的主力，广泛应用于各种高端的芯片封装领域。
cowos 结构示意图
cowos 作为一种2.5D先进封装技术目前在AI高性能算力市场几乎是王者姿态。
比较典型的产品比如NV的GPU+HBM，就是典型的使用Cowos的案例。
在GPU外围放置数颗HBM，然后通过底部的硅中间层进行互联。
这个是之前rubin 外挂 288 GHBM4的网图，拿来用一下，方便大家理解。
这个图也帮大家更好理解为什么叫2.5D封装。
它的行业定义是这样的，2010年前后出现的新型封装直接是封到高密度基板上的（相对PCB和传统IC载板而言，算高密度），因为是平铺的状态所以叫2D。
3D封装顾名思义就是在3D空间延伸，因此是上下堆叠，比如TSM的3D SoIC封装技术。
举个例子，HBM就是典型的3D封装，因为它是通过数颗DRAM颗粒上下堆叠。
之所以会有2.5D封装这个说法，第一从物理上看，芯片依然是平铺，但是很显然它的内部结构的互联密度远远高于传统2D，因此你这个时候再叫2D封装显然不合适，它的互联密度更接近3D，介于2D和3D之间，因此就叫它2.5D吧。
因此2.5D cowos由此得名。
在TSMC内部，由于互联密度不同，互联结构工艺不同，又细分cowos-R（重布线层），cowos-L（局部硅桥），cowos-S（完整大块硅），三种不同的细分工艺。
当然代工价格也不同，-R最便宜，-S最贵，同样-R的在线宽大小，密度，性能也不如-S，-L则介于两者之间。
02
很显然cowos的诞生是为了解决异质芯片的集成问题，是一种通过先进封装技术解决传统摩尔定律无法解决问题。
毕竟GPU和HBM是完全不同的物种，你无法在同一条产线上把他们生产出来，更别提在设计阶段就直接整合到一起，传统集成电路工艺完全做不到。
因此只能通过后道封装工艺结合的到一起，这里这个结合的说法说穿了，就是通过重新走线，把GPU和HBM结合到一起，能形成信号的互联。
那么这些互联线放在什么材料上面比较合适？
业界给的答案是硅片。
也就是硅片作为cowos的中间层。
为什么选择使用硅片呢？这就是商业上和技术上互相结合后的最佳共同产物。
用硅作为中间层大致有以下这些优点。
1、在硅片上能形成高密度互联和精细布线，这是硅片作为中间层的最大优点。
这个线宽目前业内普遍干到10微米以内，甚至更精细的高端封装方案干到1微米。
这个线宽精度，已经远远高于PCB，高于有机载板的精度了，更小的线宽才能埋下更多的线，才能实现数千数万，乃至更多的RDL，才让GPU和HBM互联。
2、硅上有良好电气性能。
硅具备低电阻和低介电常数和低损耗特征，这样传递信号时候有更低的信号损耗功率，更加有
效的传递信号。
此外二氧化硅是个绝佳的介质材料，业内有句话叫“上帝都在帮助人类造芯片
”，特指二氧化硅简直就是最完美的介质，这点硅和二氧化硅简直天选之子。
3、工艺兼容性问题。
硅作为绝对主要的集成电路材料，其工艺在业内发展已经超过50年了，硅的各种脾气早就被摸的一清二楚。
产业上积累了极其丰富的硅工艺经验，这些经验最终变成各种设备以及工艺参数，到各处开枝散叶。
举个最简单的例子，硅上填铜，也就是所谓的大马士革镶嵌铜工艺，早在上世纪90年代末，20世纪初就被开发出来。
这些宝贵的工艺经验，在cowos上也被反复利用。
这些成熟的工艺经验，也被用于cowos中间层的硅片上铜互联结构上，几乎都差不多，无非就是光刻，刻蚀，清洗，填缓冲层，填铜种子层，电化学沉积铜，CMP抛光，等等。
只是cowos上的线宽是10um，而且集成电路前道工艺中的铜互联是30-50nm，但是两者基本工艺原理几乎完全一致。
我们再重回商业逻辑上，一句话总结，就是硅作为Cowos的中间层，提供了足够小的线宽，足够高的互联密度，提供了完整的电气信号，这三点正是NV这些注重高性能的客户所最看重的。
03
硅也有缺点
当然硅也并非完美的材料，它也有很多缺点，我说三条最重要的。
1、对比传统封装工艺的低良率
由于线宽更小，密度更大，
硅中介层的连接、中介层与基板的封装等多个复杂步骤，需精确控制各环节的工艺参数，如芯片贴装精度、硅通孔工艺、互连间距等，复杂的工艺流程增加了生产难度和时间成本，且早期良率不好控制。但是随着时间推移，TSMC在这方面越来越熟练，积累的经验越来越多，因此这个工艺难点导致的低良率问题正在逐步消除。
2、封装尺寸与扩展性限制
光刻掩模尺寸限制
：传统cowos的硅中介层尺寸受限于光刻机的视场范围，最大封装面积有限。
因此在这个问题上，包括国内的SMEE，荷兰的ASML等光刻机公司，投入的巨大的人力物力来解决大视场问题。
有用多组镜头拼接的，有用多次扫描拼接，属于八仙过海各显神通。
3、应力，膨胀系数与散热问题
不同材料如硅中介层、芯片、基板的热膨胀系数（CTE）存在差异，在温度变化过程中，可能产生热应力，导致芯片与中介层、中介层与基板之间的连接出现松动、开裂等问题，影响封装的长期可靠性。尤其在高功率、高频率应用场景下，热应力问题更为突出。
这个是硅的软肋，毕竟硅相比之下不算一个特别好的导热材料，随着功率越来越大，功耗节节攀升，发热量也和坐上火箭似的。
但是这个反而是碳化硅的强项，碳化硅对比硅的唯一优势就是热导率，145:490，两者差3倍以上，因此碳化硅是一种绝佳的散热材料。
这也是前一篇长文提到的为什么有人会提出碳化硅替代硅作为Cowos中间层的核心逻辑，确实也只有490热导率的碳化硅才能及时把热量带走。
04
碳化硅的优劣势
到这里我知道肯定还有人不服，继续。
我前面已经用大量的技术要点解释了，硅的优点和缺点，那么对比碳化硅呢？
我们逐一分析。
作为中间层，布线密度是最重要的。
现在业内，对于碳化硅上布线的工艺开发，完全处于初级阶段，且不说工艺成熟度和硅比，连TGV玻璃基板都比不过。
我们从刻蚀，填铜线，一个个说过去。
刻蚀：
众所周知，碳化硅是非常硬的材料，其莫氏硬度在9.3-9.5之间仅次于金刚石，远高于硅的6.5-6.9，因此碳化硅在业内有个公认的难题就是形貌刻蚀问题。
用于碳化硅中的碳-硅键能极大，传统化学刻蚀完全不起作用，只能用等离子干法刻蚀，甚至要使用高能量的CCP刻蚀，这种刻蚀技术通常在前道工艺中，吃二氧化硅这种坚硬的介质。
碳化硅又是非常坚硬的材料，无论是用DIE反应离子刻蚀，还是CCP电容耦合刻蚀刻蚀效率极其缓慢，说人话就是吃不动。
此外由于布线并非一层，而是多层，因此需要TSV通孔技术，上下打通，少则4-5层，多则7-8层，甚至更多，这和互联密度有直接关系，密度高的布线层就越多。
碳化硅在平面上挖个沟槽，挖个坑都够难了，别说上下打通孔了。
目前硅TSV轻松干到1：50，甚至1：60以上，你像多层NAND FLASH堆叠的都能干到1：90，所谓的高深宽比刻蚀就是指这个。
但是碳化硅呢？目前是实验室水平最高也就1:30，实际产线上只会更低。
总之碳化硅又
硬又脆，在它的通孔里做高密度的TSV铜互联远比硅难多了，是巨大挑战，这点至少几年才有可能突破。
原因无他，还是和碳化硅难以刻蚀有巨大的关系。
此外目前碳化硅最小线宽也只能做到40um以外，但是硅前文提过了都干到10um以下了。
这使得碳化硅如果去替代硅作为cowos中间层，其互联密度远远达不到高性能的要求。
但是NV此类客户最看重的点难道不是高密度和高性能吗？碳化硅互联密度不够啊，这完全用不了啊。
大家不要小看这其中30um的线宽差，这意味着巨大的差距。
而且40um还是TSMC这种业内顶尖公司的最好水准……，说句不好听的TSMC的工程师都快放弃了。
金属填孔：
说完刻蚀的工艺难题，再说填孔，由于要兼顾信号和供电，业内目前普遍采用铜这种技术作为金属互联材料。
问题又来了，虽然碳化硅具备一定的绝缘性，算半个介质材料，铜在碳化硅中的扩散系数比硅低。
问题是碳化硅
表面有天然氧化层（SiO₂+xC），去不干净铜就沾不牢；同时铜与
碳化硅
直接接触会在 ≥600 °C 形成 Cu₃Si 和石墨相，电阻率狂飙。
铜在碳化硅里“扩散极慢”只是保证器件电性能不会退化，但要把铜真正“填”进高纵深沟槽并满足粘附、无空洞、低应力、高导热/高导电、长期功率循环可靠性，仍必须攻克表面清洗、ALD 势垒、种子成核、电镀配方、热-机械匹配、CMP 六大关卡。
目前业内只有少量 6–8 英寸车规产线跑通，整体工艺窗口比硅基铜互连窄一个量级，所以“碳化硅上填铜”依旧算高难度，并非扩散系数低就万事大吉。
这段话是问专业工艺工程师小姐姐给我提供的。
其他的比如介质材料，缓冲层的保护膜材料选择，CMP的抛光，一个比一个难。
05
总结
笔者可以在这里下总结，至少几年内，这些工艺难点都难以征服，不征服就根本谈不上碳化硅替代硅作为Cowos的中间层。
最后我在外网找了很多技术专家的理解，贴上来给大家看看。
这位直接质疑工艺难度和材料。
文中也只是提到了，碳化硅基板，而非中间层。
这段也说了，也许会增加了一片碳化硅衬底，增加散热能力，而非替代。
这段也说了，碳化硅可以作为未来热管理骨干材料。
最后我们再回到实际上，NV确实动过相关的心思，他们评估过碳化硅的替代硅作为cowos中间层的方案，或者说他们希望TSMC们拿出更好的中间层高散热方案，压制未来NV GPU变态的功耗和发热。
但是碳化硅和硅的技术优劣，我分析过了，结论是几年内不可能，也需很多年后，整个碳化硅技术完全突破了，以及大尺寸碳化硅晶圆缺陷问题解决了，产能上来了，成本足够便宜，才有可能替代硅进入cowos中间层。
当然也不是说现在碳化硅完全没有进入cowos工艺的可能性，前文也有专业说了，如果硅中间层下贴一层碳化硅作为辅助散热层也不是不可以。
但是这里又诞生一系列的工艺问题，比如贴合方式，是用碳化硅粉体直接烧结成形底座，还是用新型填充剂粘黏？还是直接把硅和碳化硅混合键合？
这个只能等业界不断去尝试最佳方案，但是无论如何，这个做法和替代两个字完全不同。
因此最近二级市场市
场吹的这个碳化硅替代硅作为cowos中间层，几乎可以断言，属于具备巨大的技术逻辑漏洞，不值得信。（作者：启哥有妙计）
BitGet官方网站是世界领先的加密货币衍生品交易平台(本站为粉丝站非官方网站)，立即前往 Bitget 交易所官网购买 BTC 和 ETH，开启您的加密货币交易之旅！